一个高速模拟数字转换器（ADC）系统具有高输入频率（IF）已被证明是一个具有挑战性的任务设计。稳压器的使用使这一任务变得更加困难,因为稳压器本质上是非线性的,高性能引起的非线性特性是很难…输入频率（IF）高速模拟数字转换器（ADC）系统,其设计已被证明是一个具有挑战性的任务。稳压器的使用使得这一任务变得更加困难,因为稳压器固有的非线性特性,这些非线性特性会导致性能难以达到标准。在本文中,高速分类和（sub-ranging）ADC采用稳压器耦合的前端设计中应注意的问题比较。设计的前端的参数时,需要考虑的一个重要参数。输入阻抗是设计的特性阻抗。在大多数情况下,它是值得50,但一些设计也需要使用其他阻抗值。稳压器本质上是一种交叉阻抗的装置,因为当它是必要的,他们也可以实现不同的电路耦合的特性阻抗,使系统的总负载是完全平衡的。带宽是系统所使用的频率范围。这个宽度可以窄和宽,分布在基带（第一Nyquist 频率）,或覆盖多个奈奎斯特区。输入驱动电平是一个带宽参数的函数,和一个特定的应用程序所需的系统增益。驱动电平在很大程度上取决于前端组件,如过滤器和稳压器,这使得有可能使参数的最困难的参数之一,以实现。在波比（VSWR）电压测量带宽的关注体现在负载功率大小。此参数设置需要实现完整的ADC输入驱动电平。通带平坦度是指定带宽内的性能的大小。这可能是由于一个简单的低通滤波器的纹波或慢滚降特性的影响。通带平坦往往等于或小于1dB,这是整个系统的关键设置。信噪比（SNR）是信号和自身噪声之间的相关关系。在前端,信噪比可能是由于带宽和信号质量（抖动）在贫困的原因方面的增益。请注意,当信号被放大时,噪声分量同时被放大。无寄生动态范围（Spurious Free Dynamic Range,SFDR）是充分措施的有效值RMS值和峰值寄生频谱分量的比值。这主要是由于前面的两个特点,第一个特点是稳压器的线性度,或平衡质量,这是关系到两个谐波失真;第二个特点是增益和输入之间的匹配关系。随着所需增益的增加,匹配变得越来越困难,而非线性稳压器（通常可被视为一种3次谐波）将上升的寄生元件。稳压器参数稳压器可以简单地认为是一个带通滤波器。插入损耗,这表明在一个特定的频率的稳压器的损失,是一个稳压器的数据表的最常见的措施,但它不应该是唯一的指标,被认为是在设计。的回波损耗是指稳压器的二次侧的稳压器连接到正侧的。例如,1:2阻抗变换器的副边的理想与100?阻抗,阻抗反映在这是50?然而,这并不总是正确的,因为原边的阻抗反映了频率的变化。随着阻抗比的增加,回波损耗将相应地改变。振幅和相位不平衡是稳压器的一个关键性能特性。如果设计需要超过100MHz频率,这两种规格可以让设计师了解多少非线性可以满足。随着频率的增加,对非线[工业电器网-中国工业电器网]稳压器也越来越多。相位不平衡往往是主要的不平衡,相应的会带来偶数阶失真,或增加二次谐波。ADC模数转换器可分为两类:有缓冲和无缓冲。ADC的功耗往往比ADC的大得多,但更可能是驱动ADC。开关电容ADC是一个非缓冲ADC实例。前端设计是直接连接在ADC保持电路（SAH）网络采样。这会导致两个问题:一是随着时间的变化和模式的输入阻抗;二是电荷的注入,这将反映在模拟输入的ADC,它会带来问题,建立（filter settling）稳态滤波器。带缓冲的理解和使用的ADC是最方便的。通过使用可以抑制电荷注入峰值的隔离缓冲器,可以显著降低开关的瞬态。不同的开关电容ADC的情况下,输入的终止性不会与ADC的输入不同频率的变化,和驱动电路的适当的选择将更加方便。的输入缓冲级的缺点是要消耗更多的功率转换器。设计实例库和应用程序设计实例,分别如图1和图2所示。在基带应用中,ADC的输入阻抗很高,所以输入匹配是非常重要的,它是更容易实现。通常一个或两个小的值或为衰减的电荷注入效应的串联电阻加一个简单的差分输入电容器足够。在这种方式中,我们只需要一个简单的过滤器,以减轻宽带噪声,以获得最佳的性能。高频应用需要设计师们更多的思考。要优化输入匹配,您需要通过前面跟踪模式阻抗匹配是用来使输入阻抗尽可能电阻。串联或并联电感或铁氧体磁珠的使用可以消除（在图中示出的是前者）,“电容”。总之,输入匹配可以提供一个良好的带宽或（功率驱动的变化更小）增益平坦度和更优良的性能。缓冲ADC的基带应用也使用一个简单的网络,类似于开关电容ADC配置。请注意,处理终端到终端的一侧的输入匹配。在图2中,双巴伦（平衡/非平衡转换）是如果应用程序用于高。这允许输入是在一个范围内的最高可达300MHz可以是一个很好的平衡,使两阶失真总是最小化。在设计中必须考虑各种参数的总结,以达到最佳的性能。稳压器是不同的。如果设计者可以了解稳压器的性能参数,并咨询制造商的参数,没有给出,这将是更好地预测的设计的特点。如果设计是稳压器的不平衡相位非常敏感,所以这些设计可能需要两个稳压器或巴伦。这是了解ADC缓冲或不重要。没有缓冲时间变化的输入阻抗,和相应的设计是比较困难的情况下如果高。为了优化设计,输入应实现跟踪匹配。利用磁珠或低Q消除开关电容ADC的输入电容电感。这可以最大限度的输入带宽,实现更优化的输入匹配,和维护的SFDR性能。ADC的设计缓冲更方便,即使在高如果是真的,但是他们的耗电量更大。不管是什么类型的ADC,基带应用的设计是最简单的。